CPU 本體集成高速計數(shù)器
S7-200 SMART CPU具有集成的、硬件高速計數(shù)器。
固件版本V1.0 的CPU SR20、 CPU SR40、 CPUST40 、CPU SR60 和 CPU ST60可以使用4個60kHz單相高速計數(shù)器或2個40kHz的兩相高速計數(shù)器，而CPU CR40可以使用4個30kHz單相高速計數(shù)器或2個20kHz的兩相高速計數(shù)器。
固件版本V2.0 到V2.2的標(biāo)準(zhǔn)型CPU（ST/SR20、ST/SR30、ST/SR40、ST/SR60）可以使用4個200kHz單相高速計數(shù)器或2個100kHz的兩相高速計數(shù)器，而緊湊型CPU CR40、CR60可以使用4個100kHz單相高速計數(shù)器或2個50kHz的兩相高速計數(shù)器。
固件版本V2.3 的標(biāo)準(zhǔn)型CPU支持6個高速計數(shù)器，具體請參考表1和表2。
表1 標(biāo)準(zhǔn)CPU高速計數(shù)器
| 標(biāo)準(zhǔn)型CPU 參數(shù) | CPU SR20 AC/DC/Relay | CPU ST20 DC/DC/DC | CPU SR30 AC/DC/Relay | CPU ST30 DC/DC/DC | CPU ST40 DC/DC/DC | CPU SR40 AC/DC/Relay | CPU ST60 DC/DC/DC | CPU SR60 AC/DC/Relay |
|---|---|---|---|---|---|---|---|---|
| 高速計數(shù)器 | 6（全部） | 6（全部） | 6（全部） | 6（全部） | ||||
| ——單相/雙相 | 4 @ 200 KHz +2 @30 KHz | 5 @ 200 KHz +1 @30 KHz | 4 @ 200 KHz +2 @30 KHz | 4 @ 200 KHz +2 @30 KHz | ||||
| ——A/B相 | 2 @ 100 KHz+ 2@20Kz | 3 @ 100 KHz+ 1@20Kz | 2 @ 100 KHz+ 2@20Kz | 2 @ 100 KHz+ 2@20Kz | ||||
表2 經(jīng)濟(jì)型CPU參數(shù)
| 經(jīng)濟(jì)型CPU 參數(shù) | CPU CR20s AC/DC/Relay | CPU CR30s AC/DC/Relay | CPU CR40s AC/DC/Relay | CPU CR60s AC/DC/Relay |
|---|---|---|---|---|
| 高速計數(shù)器 | 4（全部） | |||
| ——單相/雙相 | 4 @100 KHz | 4 @ 100 KHz | 4 @ 100 KHz | 4 @ 100 KHz |
| ——A/B相 | 2 @ 50 KHz | 2 @ 50 KHz | 2 @ 50 KHz | 2 @ 50 KHz |
計數(shù)器共有四種基本類型：帶有內(nèi)部方向控制的單相計數(shù)器，帶有外部方向控制的單相計數(shù)器，帶有兩個時鐘輸入的雙相計數(shù)器和A/B相正交計數(shù)器。
表3. 高速計數(shù)器的模式及輸入點：
| 模式 | 描述 | 輸入點 | ||
|---|---|---|---|---|
| HSC0 | I0.0 | I0.1 | I0.4 | |
| HSC1 | I0.1 | |||
| HSC2 | I0.2 | I0.3 | I0.5 | |
| HSC3 | I0.3 | |||
| HSC4 | I0.6 | I0.7 | I1.2 | |
| HSC5 | I1.0 | I1.1 | I1.3 | |
| 0 | 帶有內(nèi)部方向控制的單相計數(shù)器 | 時鐘 | ||
| 1 | 時鐘 | 復(fù)位 | ||
| 3 | 帶有外部方向控制的單相計數(shù)器 | 時鐘 | 方向 | |
| 4 | 時鐘 | 方向 | 復(fù)位 | |
| 6 | 帶有增減計數(shù)時鐘的雙相計數(shù)器 | 增時鐘 | 減時鐘 | |
| 7 | 增時鐘 | 減時鐘 | 復(fù)位 | |
| 9 | A/B相正交計數(shù)器 | 時鐘A | 時鐘B | |
| 10 | 時鐘A | 時鐘B | 復(fù)位 | |
表4. 高速計數(shù)器的尋址
| 高速計數(shù)器號 | HSC0 | HSC1 | HSC2 | HSC3 | HSC4 | HSC5 |
|---|---|---|---|---|---|---|
| 新當(dāng)前值（新 CV） | SMD38 | SMD48 | SMD58 | SMD138 | SMD148 | SMD158 |
| 新預(yù)置值（新 PV） | SMD42 | SMD52 | SMD62 | SMD142 | SMD152 | SMD162 |
| 當(dāng)前計數(shù)值（僅讀出） | HC0 | HC1 | HC2 | HC3 | HC4 | HC5 |
高速計數(shù)器的具體編程及相關(guān)的中斷和其它參數(shù)，請參見《S7-200 SMART 系統(tǒng)手冊》，上面有詳細(xì)的闡述及例程。
STEP 7-Micro/WIN SMART提供了一個方便實用的高速計數(shù)器指令編程向?qū)?/a>，用戶可以簡單快速地配置自己的高速計數(shù)器功能。
高速輸入降噪
要正確操作高速計數(shù)器，可能需要執(zhí)行以下一項或兩項操作：
● 調(diào)整 HSC 通道所用輸入通道的“系統(tǒng)塊”數(shù)字量輸入濾波時間。 在 S7-200 SMART CPU 中。 在 HSC 通道對脈沖進(jìn)行計數(shù)前應(yīng)用輸入濾波。 這意味著，如果 HSC 輸入脈沖以輸入濾波過濾掉的速率發(fā)生，則 HSC 不會在輸入上檢測到任何脈沖。 請務(wù)必將 HSC 的每路輸入的濾波時間組態(tài)為允許以應(yīng)用需要的速率進(jìn)行計數(shù)的值。 包括方向和復(fù)位輸入。 下表顯示可檢測到的每種輸入濾波組態(tài)的最大輸入頻率。
表5.輸入濾波設(shè)置和可檢測到的最大輸入頻率
| 輸入濾波時間 | 可檢測到的最大頻率 |
|---|---|
| 0.2μs | 200KHz （標(biāo)準(zhǔn)型CPU） 100KHz(緊湊型或經(jīng)濟(jì)型CPU) |
| 0.4μs | 200KHz （標(biāo)準(zhǔn)型CPU） 100KHz(緊湊型或經(jīng)濟(jì)型CPU) |
| 0.8μs | 200KHz （標(biāo)準(zhǔn)型CPU） 100KHz(緊湊型或經(jīng)濟(jì)型CPU) |
| 1.6μs | 200KHz （標(biāo)準(zhǔn)型CPU） 100KHz(緊湊型或經(jīng)濟(jì)型CPU) |
| 3.2μs | 156KHz （標(biāo)準(zhǔn)型CPU） 100KHz(緊湊型或經(jīng)濟(jì)型CPU) |
| 6.4μs | 78kHz |
| 12.8μs | 39 kHz |
| 0.2ms | 2.5kHz |
| 0.4ms | 1.25kHz |
| 0.8ms | 625 Hz |
| 1.6ms | 312 Hz |
| 3.2ms | 156 Hz |
| 6.4ms | 78 Hz |
| 12.8ms | 39 Hz |
輸入邏輯電平有效電壓范圍
表6. 輸入邏輯電平有效電壓范圍
| CPU型號 | 邏輯1信號（最?。?/td> | 邏輯0信號（最大） |
| SR、CR、CRS | 2.5mA時 15VDC | 1mA時 5VDC |
| ST20/30 | I0.0-I0.3：8mA時 4VDC | I0.0-I0.3：1mA時 1VDC I0.6-I0.7：1mA時 1VDC 其他：1mA時5VDC |
| CPU ST40/60 | I0.0-I0.3：8mA時 4VDC 其他：2.5mA時15VDC | I0.0-I0.3：1mA時 1VDC 其他：1mA時 5VDC |
●加入下拉電阻是為了使輸入輸出信號達(dá)到其邏輯電平有效范圍。 如果設(shè)備的輸出是集電極開路晶體管，則可能出現(xiàn)這種情況。 晶體管關(guān)閉時，沒有任何因素將信號驅(qū)動為低電平狀態(tài)。 信號將轉(zhuǎn)換為低電平狀態(tài)，但所需時間將取決于電路的輸入電阻和電容。 這種情況可能導(dǎo)致脈沖丟失。 可通過將下拉電阻接到輸入信號的方法避免這種情況，如下圖所示。 由于 CPU 的輸入電壓是24V，因此電阻的額定0功率必須為高功率。 100 歐 5 瓦的電阻是一個合適的選擇。
圖1. 集電極開路HSC輸入驅(qū)動接線下拉電阻
